ADC用キャパシタアレイの精度に関する検討

市毛勝正, 塚元康輔,**綿引 猛,** 宮田武雄**

(昭和60年9月6日受理)

Considerations in the Accuracy of Capacitor Array for ADC Applications

Katsumasa ICHIGE,* Kousuke TSUKAMOTO,** Takeshi WATAHIKI** and Takeo MIYATA**

Abstract – The accuracy of successive-approximation $A \neq D$ converter is influenced by the magnitude of the errors generated by an internal $D \neq A$ converter which is fabricated with a string of resistors or binary-weighted capacitor arrays.

This paper describes the analysis of the capacitor array used in self-calibrating $A \neq D$ converters. Assuming that the capacitance variation in the capacitor array is a uniform random distribution, the relationship between the capacitance variations and the accuracy of the internal $D \neq A$ converter is clarified.

Also, the calibration circuit accuracy required to achieve highly accurate A/D conversion is shown.

1. まえがき

近年のLSI技術の発展により低コストのモノリシックA/D変換器(ADC)LSIを実現できるようになり、すでに抵抗ストリングや容量アレイを使った逐次比較方式ADC・LSIが実用化されている⁽¹⁾⁽²⁾。これらの応用分野として、従来は計測・制御分野が主であったが、最近では音声のPCM通信やディジタル・オーディオ用として注目を浴びている。それに伴い、14~16ビット以上の高精度なA/D変換器の必要性が高まってきている。

現在,モノリシックICによる逐次比較方式ADCは ICプロセス上10ビット程度の精度が限界である⁽³⁾。そ こで,上記の要求を実現するために各種の校正方式が提 案されている^{(4)~(8)}。その1つに,自己校正方式電荷再 分配形ADCがある⁽⁴⁾⁽⁶⁾。自己校正方式においては,十 分な校正効果が得られるような補正用キャパシタとキャ リブレーション回路を決定するために,キャパシタアレ イの誤差とこれに起因するD/A変換回路の精度との関 係を把握することが重要である。しかし,上記事項に関 する理論的検討はまだ十分になされていない⁽⁶⁾。本報で は,キャパシタアレイの精度とDACの出力偏差及び量 子化誤差との関係,さらに必要とされる補正用キャパシ タの容量値及びキャリブレーションDAC(CAL D AC)の分解能・精度について理論的に解析し,コンピ ュータ・シミュレーションによりそれらの関係を明らか にした。

 * 茨城大学大学院工学研究科電子工学専攻(日立市中成沢町)
 Graduate Student, Department of Electronic Engineering, Faculty of Engineering, Ibaraki University, Hitachi 316, Japan

 * * 茨城大学工学部電子工学科(日立市中成沢町)
 Department of Electronic Engineering, Faculty of Engineering, Ibaraki University, Hitachi 316, Japan

2. 自己校正方式電荷再分配形ADC

2進の重み付けされたキャパシタアレイを用いた逐次 比較方式ADC(電荷再分配形ADC)の回路構成及び 動作原理はよく知られており⁽¹⁾, A/D変換器の変換誤 差の主要因としてキャパシタ間の容量比の整合性が挙げ られる。例えば、NビットのA/D変換器を考え、各キ ャパシタの容量を C_i ,理想容量を C_i ,成,誤差容量を AC_i とすると、これらの関係は次式で与えられ、

$$\Delta C_{i} = C_{i} - C_{i,\mathscr{S}}$$
(1)

A/D変換式は式(2)のかたちとなり,第2項で表される 変換誤差が発生する。

$$V_{in} = \{\frac{1}{2}b_{N} + (\frac{1}{2})^{2}b_{N-1} + \dots + (\frac{1}{2})^{N}b_{I}\}V_{ref} + \frac{1}{C_{T}}(\varDelta C_{N}b_{N} + \varDelta C_{N-1}b_{N-1} + \dots + \varDelta C_{1}b_{I}) \\V_{ref} + \epsilon$$
(2)

ここで、キャパシタアレイの全容量を C_T 、ディジタル データを $b_N b_{N-1} \cdots b_2 b_1$ 、量子化誤差を ϵ とした。こ のような容量誤差 $4C_i$ により、現状ではMOS • I C に よる電荷再分配形 A D C は10ビット精度が限界となって いる⁽³⁾。そのため、高精度な A / D変換器を実現するた めには誤差を補正する必要がある。

本報で取り挙げる自己校正方式電荷再分配形ADC⁽⁴⁾ は、電荷再分配形ADCにキャリブレーション回路を付 加し、あらかじめ回路自身がキャパシタの誤差を算出し

(誤差検出サイクル), A/D変換時(変換サイクル) にはこれに基づいてキャパシタの誤差を補正しながら高 精度なA/D変換を行うものである。

Fig.1に自己校正方式ADCのブロック図を示す。D ACの上位ビット(MAIN DAC:Nビット)には 2進の重み付けされたキャパシタアレイが、下位ビット (SUB DAC:nビット)及びCAL DAC(M ビット)には抵抗ストリングが使われている。各サイク ルの動作を以下に記述する。

(1) 誤差検出サイクル

本サイクルはMSBのキャパシタの誤差を測ること から始まる。MSBのキャパシタの誤差を測定すると き,そのキャパシタを除いた全てのキャパシタを基準 電圧 Vrefでサンプリングする。このとき、MSBのキ ャパシタとキャパシタアレイの上端は0(V)とする。 次に、スイッチを切り換えて電荷を再分配する。この とき、MSBのキャパシタの不整合のためアレイ上端 に残差電圧 V_{XN}が生じる。この残差電圧はキャリブレ ーションDACを使って逐次比較方式により誤差デー タとしてディジタル化される。同様な操作を繰り返し て行うことにより全キャパシタに関する誤差データを 求める。

次に,変換サイクルで誤差電圧を補正するためにC AL DACに入力する校正データを求める。i番目 のキャパシタに関する校正データは,1番目のキャパ シタ(MSB)から(i-1)番目のキャパシタに関 する誤差データを演算することにより得られる。得ら れた校正データはデータレジスタに蓄えられる。

(2) 変換サイクル

本サイクルでは(1)で求めた校正データをキャリブレ ーションDACに入力することにより校正電圧を出力 し、補正用キャパシタを介してキャパシタの不整合に よる非直線性誤差を校正しながら逐次比較方式により A/D変換を行う。



Fig. 1 Block diagram of selfcalibrating A ∕ D converter.

キャパシタアレイの精度

キャパシタアレイの不整合はいくつかの原因から生じ, キャパシタの側部エッチングの制御が不完全なために起 こるアンダーカットや酸化物の成長状態が一様でないた めに酸化物が勾配を持ってしまうということが原因とし て挙げられる。これらの影響はキャパシタの配置を考慮 することにより最小にすることが出来るが,その方法で アレイを構成してもランダム端の変化は存在してしまい, それが不整合の原因となってしまう⁽¹⁾。 本報では、自己校正方式ADCのMAIN DACは 上記方法で単位キャパシタを組み合わせて構成されたも のとし、従って誤差は一方向性のものではなく Fig.2に 示すように一様なランダム分布をなすとして以後の検討 を進めていく。



Fig. 2 Distribution of capacitance error.

キャパシタアレイを用いたA/D変換器ではキャパシ タの相対誤差が問題となる。従って、ここでは単位キャ パシタの容量値誤差及びビット数と相対誤差との関係を 示す。各キャパシタは Fig.2に示された分布からランダ ムに抽出した単位キャパシタで構成し、相対誤差は式(3) に従うものとしてシミュレーションを行った。ここで、 理想単位容量をCとする。

相対誤差=
$$(C_i - 2^{i-1}C) / 2^{i-1}C$$
 (3)

Fig. 3 にシミュレーション結果を示す。 Fig. 3(a)~(c) に単位容量を 0.5 [p F], 容量値誤差を± 0.5 [%]とし, ビット数を8,10,12としたときの重み付きキャパシタの 誤差分布をそれぞれ示す。サンプル数は 100 個である。 また, Fig. 3(d)にビット数を10,容量値誤差を± 1.0 (%)としたときの誤差分布を示す。図より,容量値が大 きくなるに従い相対誤差が小さくなっていることが分か



Fig. 3 Distribution of capacitor errors. Vertical axis is the fractional ratio error while the horizontal axis is the frequency of occurrence for each capacitor.

る。これは容量値が大きくなるとキャパシタを構成する 単位キャパシタの数が増加するため誤差の平均化がなさ れることによるものと思われる。このことはビット数が 増加するとMSBにおける誤差のばらつきが小さくなっ ていることからも確認できる。



4. 出力偏差及び量子化誤差

ここでは,A/D変換器を構成しているD/A変換回 路の出力偏差及び量子化誤差について述べる。D/A変 換回路はキャパシタアレイと抵抗ストリングで構成され (4 b)

ている。抵抗ストリングは単調性があるため、補正はキ ャパシタアレイの誤差に関してなされれば十分実用的な 変換器が得られると思われる。そこで、SUB DAC の特性を仮定したうえでキャパシタの素子偏差と出力偏 差及び量子化誤差との関係について検討を進める。

4.1 理論的解析

Fig. 1でキャパシタ C_i が平均単位容量 cから各々 (1+ ε_i)のばらつきを持つとすれば、C_i は次式で表 せる。

$$C_{o} = \overline{c}(1 + \varepsilon_{o}) \qquad (i = 0) \qquad (4 a)$$
$$C_{i} = 2^{i-1} \cdot \overline{c}(1 + \varepsilon_{i}) \qquad (i = 1, 2; \dots, N)$$

ここで, c はキャパシタアレイの全容量を C_T , ビット 数をNとすれば次式のように表せる。

$$\overline{\mathbf{c}} = \frac{\mathbf{C}_{\mathrm{T}}}{2^{\mathrm{N}}} = (\mathbf{C}_{\mathrm{o}} + \mathbf{C}_{\mathrm{1}} + \dots + \mathbf{C}_{\mathrm{N}}) / 2^{\mathrm{N}}$$
(5)

上式の右辺に左(4)を代入し、両辺を比較することにより 次式を得る。

$$\epsilon_{o} + \sum_{i=1}^{N} 2^{i-1} \varepsilon_{i} = 0 \tag{6}$$

これは,容量値のばらつきの総和が零であることを示している。

交換に際して、C₁からC_Nについては供給電圧に V_{ref}をC₀についてはSUB DACの出力電圧V_{SUB},0 (1+ δ)を使用する。ここで、V_{SUB},0は式(7)で与えら れる理想的な出力電圧であり、 δ はSUB DACの誤 差である。なお、 δ はSUB DACのディジタル入力 コードの各ディジットをd_j [j=1, 2, …, n]とし て $\delta = f(\sum_{i=1}^{n} 2^{i-1}d_i)$ で与えられるものとする。

$$V_{SUB,O} = \frac{\sum_{j=1}^{n} 2^{j-1} d_{j}}{2^{n}} V_{ref}$$
(7)

よって、ディジタル入力コードを上位が $D_N D_{N-1} \cdots D_2$ D1、下位が $d_n d_{n-1} \cdots d_2 d_1$ であるとすると、全体とし てのDACの出力電圧は次式で表せる。

$$V_{0} = \frac{V_{ref}}{C_{T}} \sum_{i=1}^{N} C_{i} D_{i} + \frac{C_{o}}{C_{T}} V_{SUB, 0} (1 + \delta)$$
(8)

ここで,式(4),(5),(7)を上式に代入することにより次式

を得る。

$$V_{O} = \frac{1}{2^{N}} \sum_{i=1}^{N} 2^{i-1} (1 + \varepsilon_{i}) D_{i} V_{ref} + \frac{1}{2^{N+n}} (1 + \varepsilon_{o}) \sum_{j=1}^{N} 2^{j-1} d_{j} (1 + \delta) V_{ref}$$
(9)

また、DACの理想的出力電圧 $V_{0,\varphi}$ は式(9)において $\varepsilon_i = 0$ 、 $\delta = 0$ とした時であるから、

$$V_{O,\mathcal{A}} = \frac{1}{2^{N}} \{ \sum_{i=1}^{N} 2^{i-1} D_{i} + \frac{1}{2^{n}} \sum_{j=1}^{n} 2^{j-1} d_{j} \} V_{ref}$$
 (10)

となる。従って、出力偏差(誤差電圧)V_{oerr} は次式となる。

$$V_{oerr} = \frac{V_{ref}}{2^{N}} \sum_{i=1}^{N} 2^{i-1} \varepsilon_{i} D_{i} + \frac{V_{ref}}{2^{N+n}} \{ \varepsilon_{o} (1+\delta) + \delta \}$$
$$\sum_{j=1}^{n} 2^{j-1} d_{j}$$
(11)

量子化誤差 E_q は、 V_0 を入力コード(D+d)の関 数と考えることにより次式で定義する。

$$E_{q}(D+d) = V_{0}(D+d+1) - V_{0}(D+d)$$
(12)
$$\hbar \hbar C_{c}, D+d = 2^{n} \sum_{i=1}^{N} 2^{i-1} D_{i} + \sum_{j=1}^{n} 2^{j-1} d_{j}$$

4.2 シミュレーション結果

ここでは,3.で検討したキャパシタの誤差分布に基づき出力偏差及び量子化誤差について計算した結果を示す。 その際,次の2つのケースについて計算を行った。

 ケース1:キャパシタの誤差分布から出力偏差が最 大になると思われるキャパシタの組み合わせたもの。

(2) ケース2:キャパシタの誤差分布からランダムにキャパシタを組み合わせて出力偏差及び量子化誤差の計算を多数回繰り返した中から最悪の場合を抽出したもの。

 Table.1, Table.2 にそれぞれ式(12), (13)に基づい

 て計算した出力偏差及び量子化誤差を示す。なお、SU

 B
 DACの出力電圧は次式で与える。(付録参照)

$$V_{SUB} = \left\{ \left\{ \frac{(2^{n} - 1) + \operatorname{Gerr} - \operatorname{O} \operatorname{err}}{2^{n}} \right\} \cdot \frac{d}{2^{n-1}} + \frac{\operatorname{O} \operatorname{err} + \varepsilon_{R}}{2^{n}} \right\} V_{ref}$$
(13)

ここで,非直線性誤差を ε_{R} (= 0.2 [LSB]),ゲイン 誤差をGerr(= 0.5 [LSB]),オフセット誤差をOerr (= 0.5 [LSB]),入力データをdとし,またこれらの 値を以後の計算においても用いた。表より,出力偏差及 び量子化誤差は容量値誤差に比例し,MAIN DAC のビット数の増加分にほぼ反比例していることが分かる。 次にケース1とケース2の比較を行う。出力偏差に関し ては容量値誤差が0.5 [%]の場合はほぼ等しい値となっ た。しかし,容量値誤差が増加するとその差が大きくな っている。また,量子化誤差に関してはケース2の値は ケース1の値のほぼ半分になっている。

			(LSB)
Capacitance error Resolution (%) (MAIN-SUB)	0.5	1.0	2.0
8 - 8 bits	<u>- 26</u> - 15 -		
10 - 6	$ \frac{12}{11} -$	34 18	<u>-68</u>
12 - 4	8		
Case 1 Case 2			

Table 1 Output errors of the internal DAC.

			(LSB)
Capacitance error Resolution (%) (MAIN-SUB)	0.5	1.0	2.0
8 - 8 bits	48 22 -		
10 - 6	32 11	66 28	132
12 - 4	$\frac{14}{-7}$		
Case 1 Case 2			

Table 2Quantization errors of the
internal DAC.

5. キャリブレーションの精度

自己校正方式ADCにおいて,補正用キャパシタC_{CAL} と補正電圧を供給するCAL DACのビット数及び精 度が変換誤差の補正可能範囲と補正精度を決定する。以 下,それらについて検討する。

5.1 理想的解析

5.1.1 補正用キャパシタ

補正用キャパシタの容量値は誤差補正の分解能という 観点からは小さい方が良いが,誤差電圧の最大値を補正 するのに十分な値でなければならない。ここでは、C_{CAL}の容量値の決定条件を各サイクルについて述べる。

(1) 誤差検出サイクル

本サイクルでは,2.の(1)で述べた動作により残差電圧 を算出し,誤差データを求めている。

基準電圧 V_{ref}のサンプリングにおいて、アレイ上端に 蓄積される電荷の総量 Q_i は式140で表せる。

$$Q_0 = -\bar{c}(1 + \epsilon_1)V_{ref}$$
 [i = 0] (14 a)

$$Q_1 = -\overline{c} (1 + \varepsilon_o) V_{ref} \qquad (i = 1) \qquad (14 b)$$

$$Q_{i} = -\bar{c} \{ (1 + \varepsilon_{o}) + \sum_{k=1}^{i-1} 2^{k-1} (1 + \varepsilon_{k}) \} V_{ref}$$
$$(i = 2, 3, \dots, N) \qquad (14 c)$$

次の再分配において,キャパシタの重みが正確でないと きアレイ上端に残差電圧 V_{xi} が生じる。このときのアレ イ上端の蓄積電荷をQ_i'とすると,Q_i'は式(いのように 表せる。

$$Q_{o}' = (C_{T} + C_{CAL}) V_{xo} - \bar{c} (1 + \varepsilon_{o}) V_{ref}$$

$$(i = 0)$$
(15 a)

$$Q_{i}' = (C_{T} + C_{CAL}) V_{xi} - 2^{i-1} \overline{c} (1 + \varepsilon_{i}) V_{ref}$$

$$(i = 1, 2, \dots, N)$$
(15 b)

電荷保存則より、 $Q_i = Q_i'$ となる。よって、 V_{xi} は次式で与えられる。

$$V_{xo} = \frac{\overline{c}}{C_{T} + C_{CAL}} (\varepsilon_{o} - \varepsilon_{1}) V_{ref}$$

$$(i = 0) \qquad (16 a)$$

$$V_{x1} = \frac{c}{C_T + C_{CAL}} (\varepsilon_1 - \varepsilon_o) V_{ref}$$

$$(i = 1)$$
(16 b)

$$V_{xi} = \frac{\overline{c}}{C_{T} + C_{CAL}} \{ 2^{i-1} \varepsilon_{i} - (\varepsilon_{o} + \sum_{k=1}^{i-1} 2^{k-1} \varepsilon_{k}) \}$$
$$V_{ref} \quad [i = 2, 3, ..., N] \quad (16 c)$$

誤差データは補正用キャパシタの下端にCAL DA Cの出力電圧を供給し、アレイ上端の電圧を0〔V〕にす ることにより得られる。誤差データを7iとすると、V_{xi} とCAL DACの出力との関係は次式で与えられる。

$$\frac{C_{CAL}}{C_{T}+C_{CAL}} \cdot \frac{\gamma_{i}}{2^{M}} V_{rCAL} = V_{xi}$$
(17)

ただし、MをCAL DACのビット数、 V_{rCAL} を基準 電圧とした。ここで、 $V_{rCAL} = K \cdot V_{ref}$ とおき、式(のを用 いて式(LG)を次のように変形する。

$$\frac{r_{o}}{2^{M}} C_{CAL} = \frac{\overline{c}}{K} (\varepsilon_{o} - \varepsilon_{1})$$
(18 a)

$$\frac{r_1}{2^{M}} C_{CAL} = \frac{\overline{c}}{K} (\varepsilon_1 - \varepsilon_o)$$
(18 b)

$$\frac{\tau_{i}}{2^{M}}C_{CAL} = \frac{\overline{c}}{K} \{ 2^{i-1}\varepsilon_{i} - (\varepsilon_{o} + \sum_{k=1}^{i-1} 2^{k-1}\varepsilon_{k}) \}$$
(18 c)

上式において、 $r_i / 2^M < 1 / 2$ でなければならないか ら、本サイクルにおける補正用キャパシタの容量は次の 不等式を満足する値でなければならない。

$$C_{CAL} > 2 \cdot \frac{\overline{c}}{K} Max \left[|\varepsilon_{o} - \varepsilon_{1}|, |2^{i-1}\varepsilon_{i} - (\varepsilon_{o} + \sum_{k=1}^{i-1} 2^{k-1}\varepsilon_{k})| \right]$$
(19)

上式を第1の条件式とする。

(2) 変換サイクル

2.において、キャパシタが誤差をもつ場合のA/D変換式を示した。ここで,式(2)の右辺第2項で示した誤差 電圧をSUB DACとC_{CAL}を考慮し式(2)ので表すこと とする。

$$V_{oerr} (D + d) = \frac{C_T}{C_T + C_{CAL}} \cdot \frac{1}{2^{N+n}} \left[2^n \sum_{i=1}^N 2^{i-1} \varepsilon_i D_i + \{\varepsilon_o (1 + \delta) + \delta\} \sum_{j=1}^n 2^{j-1} d_j \right] V_{ref} \quad (20)$$

本サイクルにおいて、2.の(2)で述べた動作により高精 度なA/D変換を行うが、誤差電圧を補正するには、補 正用キャパシタとCAL DACのフルスケール電圧か ら決定される最大補正電圧 $C_{CAL} \cdot V_{rCAL} / 2(C_T + C_{CAL})$ が最大誤差電圧 $Max(|V_{oerr}(D+d)|)$ より大きくなけ ればならないことから次の関係を得る。

$$\frac{C_{T}}{C_{T}+C_{CAL}} \cdot \frac{V_{rCAL}}{2} \ge Max(|V_{oerr}(D+d)|)$$
(21)

ここで、 $V_{rCAL} = K \cdot V_{ref}$ 及び式(20)を上式に代入することにより補正用キャパシタの容量値に関する第2の条件式を得る。

$$C_{CAL} \ge \frac{C_{T}}{K \cdot 2^{N+n-1}} \operatorname{Max} \left\{ |2^{n} \sum_{i=1}^{N} 2^{i-1} \varepsilon_{i} D_{i} + \left\{ \varepsilon_{o}(1+\delta) + \delta \right\} \sum_{j=1}^{n} 2^{j-1} d_{j} \right\}$$

$$(22)$$

5.1.2 キャリブレーションDACのビット数

キャリブレーションは、変換サイクルでの誤差電圧を A/D変換器で要求される精度以下まで補正しなければ ならない。要求される精度を $1/XLSB(=V_{ref}/2^{N+n_e}X)$ とすると、CAL DACの $1LSB(=V_{rCAL}/2^{M})$ と の関係は次の不等式を満たさねばならない。

$$\frac{1}{\mathbf{X}} \cdot \frac{1}{2^{N+n}} \mathbf{V}_{\mathsf{ref}} \ge \frac{1}{2^{M}} \cdot \frac{\mathbf{C}_{\mathsf{CAL}}}{\mathbf{C}_{\mathsf{T}} + \mathbf{C}_{\mathsf{CAL}}} \mathbf{V}_{\mathsf{rCAL}}$$
(23)

ここで、 $C_{CAL} = C_T / 2^{N+k}$, $V_{rCAL} = K \cdot V_{ref}$ とおくと CAL DACのビット数Mに関する条件式として式(2) を得る。

$$M \ge N + n - \log_2(2^{N+k} + 1) + \log_2 X + \log_2 K$$
(24)

A/D変換器の精度を1/2LSB, $V_{ref} \ge V_{rCAL} \ge$ の比を1として式四を変形すると、 $2^{N+k} \gg 1$ より次式で表せる。

$$M \ge n - k + 1 \tag{25}$$

上式より、kが大きくなる、すなわちC_{CAL}の容量値が 小さくなるとCAL DACのビット数が小さくなり得 ることが分かる。

5.1.3 キャリブレーションDACの精度

CAL DACが誤差を有すると誤差検出サイクル及 び変換サイクルにおいて,その影響が検出及び補正精度 に現れてしまう。以下,必要とされるCAL DACの 精度について検討する。

(1) 残差電圧·誤差電圧

分解能Mビット,理想からの偏差が η ・ $V_{rCAL}/2^{M}$ で

あるCAL DACについて考える。

誤差検出サイクルにおいて,残差電圧は偏差を考慮すると式(m)で与えられる。ここで, $E_q(r_i)$ は本サイクルでの量子化誤差である。

$$V_{xi} = \frac{1}{2^{M}} \frac{\{\gamma_{i} + \eta(\gamma_{i})\} C_{CAL}}{C_{T} + C_{CAL}} V_{rCAL} + E_{q}(\gamma_{i})$$

一方, 2.で述べた校正データをα(D+d)とすると,変 換サイクルでA/D変換終了時の誤差電圧は次式で表す ことができる。

$$V_{oerr}(D+d) = \frac{1}{2^{M}} \cdot \frac{\{\alpha(D+d) + \eta(\alpha(D+d))\}}{C_{T} + C_{CAL}}$$
$$\frac{-C_{CAL}}{-V_{rCAL} + V_{e}(\alpha(D+d))}$$
(27)

ここで、上位及び下位ビットに対応する校正データを $\alpha(D_i), \alpha(d_j)$ とすると $\alpha(D_i), \alpha(d_j)$ とた。との関係は式(20)で与えられ、 $\alpha(D+d)$ と $\alpha(D_i), \alpha(d_j)$ との関係は式(20)で与えられる。

$$\alpha(D_{i}) = \frac{1}{2} r_{i} - \sum_{\ell=i-1}^{N} \left(\frac{1}{2}\right)^{\ell-i+1} r_{\ell}$$

$$(i = 1, 2, \dots, N) \qquad (28 \cdot a)$$

$$\alpha (d_{j}) = \frac{2^{j-1}}{2^{n}} \left\{ \frac{1}{2} r_{o} - \sum_{\ell=2}^{n} \left(\frac{1}{2} \right)^{\ell} r_{\ell} \right\}$$

$$(j = 1, 2, \dots, n) \qquad (28 \cdot b)$$

$$\alpha (D + d) = \sum_{i=1}^{N} \alpha (D_i) D_i + \sum_{j=1}^{n} \alpha (d_j) d_j$$
(29)

以上,残差電圧及び誤差電圧とCAL DACの出力 電圧との関係を示したが,式四中の $V_e(\alpha(D+d))$ が校 正精度を左右する項となっている。

(2) 補正限界

式切の右辺第1項がCAL DACの出力電圧である からこれと等しい誤差電圧は補正できるが,右辺第2項 で表された電圧は補正できないことになる。すなわち, この項が校正の限界を与えることになる。以下,補正限 界について検討を行う。

残差電圧 V_{xi} と誤差電圧 $V_{oerr}(D+d)$ との関係をア ナログ的観点から数式化すると次式のように表せる。

$$V_{oerr}(D+d) = \sum_{i=1}^{N} \left\{ \frac{1}{2} V_{xi} - \sum_{\ell=i+1}^{N} \left(\frac{1}{2} \right)^{\ell-i+1} V_{x\ell} \right\} D_{i} + \sum_{j=1}^{n} \left[\frac{1}{2^{n-j+1}} \left\{ \frac{1}{2} V_{xo} - \sum_{\ell=2}^{N} \left(\frac{1}{2} \right)^{\ell} V_{x\ell} \right\} \right] d_{j}$$
(30)

よって、補正限界は式(27)、(30)より

$$V_{e}(\alpha(D+d)) = \sum_{i=1}^{N} \left\{ \frac{1}{2} V_{xi} - \sum_{\ell=i+1}^{N} \left(\frac{1}{2} \right)^{\ell-i+1} V_{x\ell} \right\} D_{i} + \sum_{j=1}^{n} \left[\frac{1}{2^{n-j+1}} \left\{ \frac{1}{2} V_{xo} - \sum_{\ell=2}^{N} \left(\frac{1}{2} \right)^{\ell} V_{x\ell} \right\} \right] d_{j} - \frac{1}{2^{M}} \cdot \frac{\{\alpha(D+d) + \eta(\alpha(D+d))\} C_{CAL}}{C_{T} + C_{CAL}}$$

と表せる。

A/D変換器で要求される精度が1/2LSBのとき, 補正限界の最大値は1/2LSB以下でなければならな い。従って,式(31)で得られる補正限界を用いて次の不等 式が得られ,この不等式を満足する様キャリブレーショ ンの精度を決めなければならない。

$$Max\left[|V_{e}(\alpha(D+d)| \right] < \frac{1}{2^{N+n+1}} V_{ref}$$
 (32)

5.2 シミュレーション結果

ここでは、補正用キャパシタの容量値、CAL DA Cのビット数及び精度についてシミュレーションを行っ た結果を示す。

Table 3 に示(19, (22)に基づき計算したC_{CAL}の最小値を 示す。これより、補正用キャパシタの容量値はMAIN DACのビット数の増加分及び容量値誤差に比例してい ることが確認できる。また、ケース1の場合の容量値は ケース2の場合の2倍の値となっている。

Table 4とTable 5 に補正限界とCAL DACのビ ット数及び精度との関係をそれぞれ示す。なお、CAL DACの出力電圧は次式で与えられる。

$$V_{CAL} = \left\{ \left(\frac{2^{M-1} + \operatorname{Gerr} - \operatorname{O}\operatorname{err}}{2^{M}} \right) \frac{d}{2^{M} - 1} - \frac{1}{2} + \frac{\operatorname{Oerr} - \varepsilon_{R}}{2^{M}} \right\} V_{r CAL}$$

$$(-2^{M-1} \leq d \leq 2^{M-1} - 1)$$
(33)

ここで, Table 4の値はCAL DACの精度を一定し オフセット誤差,ゲイン誤差=0.5 [LSB],非直線性 誤差=0.2 [LSB])として得た。

Table 4より、CAL DACのビット数を増やすこ とにより、補正限界値が小さくなっていることが分かる。 また、Table 5よりキャリブレーションのオフセット誤 差やゲイン誤差は補正限界にはほとんど影響せず、非直 線性誤差が影響を与えることが確認できる。

Fig. 4 に校正を行った場合と行わなかった場合の出力 偏差を示す。校正は C_{CAL} = 0.125 [pF], CAL DA Cの分解能を8ビットとして行った。図より,校正を行 うことにより出力偏差を1/2LSB程度に抑制できる ことが分かる。

Table 3 Capacitance values of Ccal.

Resolution	Capacitance	Ccal (pF)		
(MAIN-SUB)	error (%)	Case 1	Case 2	
8 - 8 bits	0.5	0.20	0.08	
10 6	0.5	0.52	0.21	
10 - 6	1.0	1.05	0.43	
12 - 4	0.5	0.97	0,46	

Table 4Relation between the limit-
ation of the calibration
and the resolution of the
calibration DAC.

Resolution	8 bits	9	10	11	12
Output error (LSB)	1.10	0.74	0,62	0,57	0.51
Ccal=0.5 (pF)					

Table 5Relation between the limit-
ation of the calibration
and the accuracy of the
calibration DAC.

 Gain error (LSB)	Offset error (LSB)	Linearity error (LSB)	Output error (LSB)
0	0	0.2	0.48
0	0	1.0	0.51
0.5	0.5	0	0.45
2.0	2.0	0	0.45
0.5	0.5	0.2	0.48

8-bit MAIN DAC, 4-bit SUB DAC, 7-bit calibration DAC



Fig. 4 Output error with and without calibration.

6. 検 討

3.において、キャパシタアレイのビット数が増えるに 従い上位部の相対誤差の分布範囲の収束がなされ、それ に伴い出力偏差及び量子化誤差が減少していることを述 べ、その原因として容量の平均化の効果を挙げ、この効 果は重み付きキャパシタを構成している単位キャパシタ の数が多くなるほど顕著に現れていることを示した。そ こで、キャパシタアレイを構成する単位キャパシタの容 量値をプロセス上出来る限り小さくし,重み1のキャパ シタも数個の単位キャパシタを組み合わせて構成する様 にし, 同様にすべてのキャパシタの構成数を増してキャ パシタアレイを構成することを考える。すなわち, MA IN DACを10ビットとしたとき,容量値0.5(pF) の単位キャパシタを 1,024 個作るのではなく,例えば容 量値 0.125 [pF]の単位キャパシタを 4,096 個作りキャ パシタアレイを構成するようにするということである。 この様にした場合, Fig.3(C)からキャパシタの相対誤差 は Fig.5 に示す様になると予想され、それに伴い、容量 値誤差に対する出力偏差及び量子化誤差は,Table 1, Table 2に示した値より小さくなると考えられる。

上述した方法でキャパシタアレイを構成することをキ ャリブレーションの観点から考える。この場合,出力偏 差と同様に残差電圧も小さくなると思われる。その結果, 補正用キャパシタの容量値を小さくでき,式偽で示す様 にCAL DACのビット数の減少が実現できる。この ことにより,キャリブレーションDAC部の面積及び消 費電力の減少が期待される。しかし,この場合キャパシ タアレイの面積の増大やアレイの構成が複雑になること に伴い発生する誤差が新たな問題となる。



7. む す び

本報では,自己校正方式電荷再分配形ADCに用いら れるキャパシタアレイの精度について検討し,出力偏差 及び量子化誤差との関係を示した。また,キャリブレー ションの精度についても検討を行った。得られた結果を まとめると,以下のようになる。

- (1) 一様なランダム分布をなす単位キャパシタのばら つきにおける容量値誤差とキャパシタアレイの相対 誤差との関係を明らかにした。
- (2) キャパシタの素子偏差とDACの精度との関係を 明らかにし、出力偏差及び量子化誤差は容量値誤差 に比例し、ビット数の増加分に反比例することを示 した。
- (3) 補正用キャパシタの容量値誤差及びビット数の増加分に比例することを示した。
- (4) キャリブレーションDACのビット数と補正限界
 との関係及びキャリブレーションDACの精度と補
 正限界との関係を示した。

以上明らかになった諸関係から、LSIプロセスにお ける素子精度の条件を与えることにより、ADCの目標 仕様に対する製品歩留りを推定することも可能であると 考える。その具体的手法に関する検討は今後の課題であ る。

謝 辞

本研究を進める上で種々御協力賜わり,有意義な御討 論をいただいた富士通株式会社伝送無線事業本部共通技 術部テクノロジー開発部角石光夫氏に感謝致します。ま た,解析ならびシミュンーションにおいて御助力いただ いた本学卒業生の内山裕樹氏に感謝致します。

参考文献

- McCreary J.L. and Gray P.R.: IEEE J. Solid-State Circuits "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part 1", SC 10, (1975), pp.371-379.
- (2) Hamade A.R.: IEEE J. Solid-State Circuits, "A single chip all-MOS 8 - bit A/D converter", SC-13, (1978), pp.785-791.
- (3) Hodges D.A., Gray P.R. and Brodersen R.W: IEEE J. Solid-State Circuits, "Potential of MOS technologies for analog integrated circuites", SC-13, (1978), pp. 285-294.
- (4) Lee H.S. and Hodges D.A.: IEEE Transactions on Circuits and System, "Self-Calibration Technique for A / D Converters", CAS-30, (1983), pp.188-190.
- (5) Maio. K, Hotta. M, Yokozawa. N, Nagata. M, Kaneko. K and Iwasaki. T: IEEE J. Solid-State Circuits, "An Untrimmed D∕A Converter with 14-Bit Resolution", SC-16, (1981), pp.616-621.
- (6) 塚田,高木,喜田,永田:信学論(c),"自己校正 形高精度MOS A/D変換器",J66-C,(1983), pp.797-804.
- (7) 林,麻殖生:昭和58年度電子通信学会総合全国大会, "ディジタル補正による高精度A/D変換方式".
- (8) 松谷,赤澤,岩田:電子通信学会技術研究会 SS D84-28,"1チップCMOS高精度リニアCODEC"

付 録

抵抗ストリングの非直線性誤差の導出

Fig.A・1に示すようなx, y方向に一定の抵抗率勾 配(それぞれα, β)をもつ梯子型抵抗ストリングにお いて, m番目の抵抗列の座標 x における抵抗率 ρ(x, m) は次式で表される。

$$\rho(\mathbf{x}, \mathbf{m}) = \rho_{o} + \beta \mathbf{m} \mathbf{W} + \alpha \mathbf{x} \qquad (\mathbf{A} \cdot \mathbf{1})$$

ここで, Qは座標(0,0)における抵抗率である。従



Fig. A. 1 Ladder type pattern of resistor string.



Fig. A. 2 Transfer characteristics of DAC.

って, m番目の抵抗列1本の抵抗値r(m)は次式で表される。

$$\gamma(\mathbf{m}) = \int_0^{\ell/N} \rho(\mathbf{x}, \mathbf{m}) \, \mathrm{d}\mathbf{x} = (\rho_0 + \beta \, \mathbf{m}_W) \cdot \ell / N$$
$$+ \alpha \cdot \ell^2 / 2 \, N^2 \qquad (\mathbf{A} \cdot 2)$$

ここで、ℓは抵抗ストリングの全長であり、Nはy方向 における抵抗列の数である。よって、原点から座標(x, m)までの抵抗値 R(x, m)は式(A・1), (A・2) から次式で表すかたちとなる。

mが偶数のとき,

$$R(x, m) = \sum_{i=0}^{m-1} r(i) + (\rho_{o} + \beta m_{W}) x + \frac{1}{2} \alpha x^{2}$$
(A • 4 a)

mが奇数のとき,

$$R(x, m) = \sum_{i=0}^{m} r(i) + (\rho_{o} + \beta m_{W})x - \frac{1}{2}\alpha x^{2}$$
(A • 4 b)

図A・1の抵抗ストリングの非直線性誤差 $\epsilon_{\rm R}$ (x, m) は次式で表される。

$$\varepsilon_{\mathrm{R}}(\mathbf{x}, \mathbf{m}) = \frac{\mathbb{R}(\mathbf{x}, \mathbf{m})}{\sum_{i=0}^{N^{-1}} r(i)} - \frac{\ell(\mathbf{x}, \mathbf{m})}{\ell}$$
(A • 5)

ただし、 $\ell(\mathbf{x}, \mathbf{m})$ は原点から座標 (\mathbf{x}, \mathbf{m}) までの抵抗 長とする。式 $(\mathbf{A} \cdot 1)$ ~ $(\mathbf{A} \cdot 4)$ を式 $(\mathbf{A} \cdot 5)$ に代入す ることにより \mathfrak{g} を表わすことができる。

次に, Fig.A・2の変換特性に示す様にオフセット誤差, ゲイン誤差, 非直線性誤差を定義し,式(13),(33)を求めた。